[ Pobierz całość w formacie PDF ]
.Nastêpnie odnotowuje siê na procesorze do której zjednostek centralnych Pentium mo¿na go porównaæ wzglêdem wydajnoœci.Tak wiêcPR 133 oznacza, ¿e w zwyczajnych aplikacjach ów podzespó³ jest tak samo wydajnyjak Intel Pentium o czêstotliwoœci 133 MHz.Jednak w praktyce mog¹ wyst¹piæodchylenia w górê lub w dó³ zale¿nie od stosowanej aplikacji.Pipelining technologiaJednostka CPU starszego typu przetwarza jedn¹ instrukcjê w kilku cyklach.Najpierw musi ona wykryæ z jakim poleceniem ma doczynienia, a w nastêpnym cykluwczytuje odpowiednie dane z pamiêci roboczej, pamiêci podrêcznej (cache) lub zwewnêtrznego rejestru.Dopiero teraz ma miejsce operacja na pobranych danych,poczym zostaj¹ one zachowane w pamiêci roboczej, pamiêci podrêcznej lub wrejestrze jednostki CPU.Natomiast jednostka centralna oparta o technologiêPipeliningu obs³uguje kilka instrukcji naraz, a proces ten przypomina taœmêmonta¿ow¹.Ka¿de z zadañ ma przydzielon¹ osobn¹ jednostkê pipeliningow¹.Ka¿dajednostka ma za zadanie rozwi¹zywaæ tylko jeden okreœlony typ zadañ iprzekazywaæ wyniki do nastêpnego szczebla "taœmy monta¿owej".W rezultacieuzyskuje siê dziêki tej technologii wzrost prêdkoœci roboczej procesora, gdy¿przetwarza on wiele instrukcji jednoczeœnie.Wada tej metody: potok pipelinewinien byæ przez ca³y czas "karmiony" nowymi instrukcjami, w przeciwnym razietok pracy zacznie siê zacinaæ.Rejestry segmentoweRejestry te umo¿liwiaj¹ 16 bitowym programom dostêp do danych znajduj¹cych siêw pamiêci roboczej.Operacja dostêpu jest realizowana w dwóch etapach.Najpierwzostaje podany bazowy adres segmentu, a potem adres wzglêdny (offset).Z tychinformacji jednostka centralna formuje realny adres w pamiêci roboczej.Dziêkiadresowaniu kapsu³owemu w tym trybie programista mo¿e wykluczyæ konfliktyprogramów lub fragmentów programów.Regulator napiêciaMinimalne napiêcie oferowane przez starsze zasilacze komputerów PC wynosi 5 V.Z kolei nowoczesne procesory ¿¹daj¹ napiêæ le¿¹cych w granicach 2,5 i 3,5 V.Ztego wzglêdu p³yty g³Ã³wne starszej generacji w momencie wymiany procesora nanowszy wymagaj¹ poœredniej podstawki pod procesor, która jest wyposa¿ona wregulator napiêcia.Speculative ExecutionJednostka centralna nowszej generacji przetwarza kolejne polecenia, podczas gdyw dalszym ci¹gu czeka na wynik niezrealizowanej instrukcji skoku.Jeœli zapomoc¹ metody Branch Prediction procesor prawid³owo oceni³ adres skoku,pierwotna koncepcja oka¿e siê udan¹, co przyniesie w efekcie du¿y wzrostwydajnoœci.SuperskalarnoœæProcesor oparty o technologiê superskalarnoœci posiada nie jedn¹, lecz wiêcejpotoków typu Pipeline, w których przetwarza równoczeœnie wiêksz¹ liczbêinstrukcji.Wed³ug œcis³ych przepisów zaimplementowanych sprzêtowo procesorprzydziela polecenia wolnym w danym momencie potokom.Pomys³owe metody usuwaj¹zale¿noœci pomiêdzy poszczególnymi instrukcjami, aby unikn¹æ niepotrzebnychzatorów, a niniejszym zbêdnego oczekiwania.Dziêki tym metodom ¿adna zinstrukcji znajduj¹ca siê w potoku nie musi wyczekiwaæ na wynik poleceniarealizowanego w innym potoku i wstrzymywaæ w ten sposób przetwarzaniepozosta³ych poleceñ.Stosunek czêstotliwoœciZe wzglêdu na fakt, i¿ zewnêtrzne elementy sk³adowe komputera, jakimi s¹ np.pamiêæ robocza, czy te¿ pamiêæ podrêczna drugiego poziomu, nie da³yby sobierady z pe³n¹ czêstotliwoœci¹ jednostki centralnej, procesor wysy³a na zewn¹trzimpulsy o czêstotliwoœci wynosz¹cej zaledwie u³amek czêstotliwoœci wewnêtrznej.Stosunek czêstotliwoœci zewnêtrznej do czêstotliwoœci wewnêtrznej nosi mianostosunku czêstotliwoœci.Write Back & Write TroughS¹ to dwa rodzaje trybów, w których jest/s¹ eksploatowana/e wewnêtrznaalbo/oraz zewnêtrzna pamiêæ podrêczna (cache).W trybie Write Through jednostkacentralna zapisuje jednoczeœnie do pamiêci roboczej i do pamiêci cache.Zewzglêdu na to, ¿e pamiêæ robocza jest dosyæ powolna w porównaniu do pamiêcipodrêcznej, "przyhamowuje" ona pracê procesora.Natomiast je¿eli jednostka CPUpotrzebuje dane zachowywane przed chwil¹ w pamiêci, siêgniêcie po nie trwabardzo szybki.Procesor wczytuje te dane po prostu z szybkiej pamiêci cache.Wtrybie Write Back jednostka centralna zachowuje dane wy³¹cznie w szybkiejpamiêci podrêcznej.Dopiero potem kontroler pamiêci cache samoczynnieaktualizuje pamiêæ robocz¹ nie obci¹¿aj¹c przy tym jednostki CPU.Dlatego te¿tryb Write Back jest znacznie szybszy od trybu Write Trough.Pamiêæ operacyjna i nie tylko [ Pobierz caÅ‚ość w formacie PDF ]